

เครื่องขูดหินน้ำลายความถี่ 25 kHz

25-kHz Frequency Ultrasonic Scaler

ชุมพล พุฒิทอง^{1*} ธรรมรัตน์ สุวรรณแพทัย² ไพรัตน์ กรีกาวร³ พนา ดุสิตากร⁴

^{1,2,3,4} อาจารย์ สาขาวิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์

มหาวิทยาลัยเทคโนโลยีราชมงคลพระนคร กรุงเทพฯ 10800

บทคัดย่อ

บทความนี้เป็นการศึกษาและออกแบบวงจรเครื่องขูดหินน้ำลายไฟฟ้า โดยนำหลักการของวงจรเฟสล็อคลูป (Phase-Locked Loop) ที่มีอยู่ในตัวไอซีเบอร์ 4046B เป็นตัวควบคุมการผลิตความถี่ 25 กิโลเอิร์ตซ์ ให้เฟสและความถี่คงที่เพื่อทำให้ขัดจังหวะในตัวด้ามจับ (Hand piece) เกิดกระบวนการ Magnetostriiction กับตัวแผ่นโลหะแมgné โโทสทริกทีฟ สเต็ค ที่ตอบสนองความถี่ 25 กิโลเอิร์ตซ์ เท่านั้น เมื่อเกิดกระบวนการสานมแม่เหล็กไฟฟ้า (Magnetostriction) ส่งผลให้เกิดการยืดและหดตัวของตัวแผ่นโลหะแมgné โทสทริกทีฟ สเต็ค ด้วยความถี่สูงจึงทำให้ปลายหัวขูดหินน้ำลายเกิดการสั่นมากกว่า 20,000 ครั้ง จากการศึกษาเครื่องขูดหินน้ำลายไฟฟ้าจะสามารถกำจัดคราบจุลินทรีย์ที่ก่อตัวเป็นพิษน้ำลายหรือหินปูนและสิ่งสกปรกในร่องเหงือกและบริเวณรอบโคนฟันให้หลุดออกมานได้และประสิทธิภาพใกล้เคียงกับอุปกรณ์ที่ทันตแพทย์ใช้งานและราคาที่ถูกกว่าสิ่งของต่างประเทศและเพิ่มความชำนาญในการซ่อมบำรุง

Abstract

This paper presents the design and construction of an ultrasonic scaler. The principal of Phase-Locked Loop circuit inside the IC 4046B controls the 25-kHz frequency generator with constant phase and frequency. The coil inside the hand-piece sheath produces the magnetostriiction process with the magnetostrictive stack which works only at 25-kHz frequency. This process causes the magnetostrictive stack to expand and contract with high frequencies, making the scaler tip to vibrate more than 20,000 times per second. This dental scaler could be used to eliminate the micro-organisms in the form of plaque or tartar and dirt in the gum groove and around the tooth root surface. This tool is as effective as and cheaper than the imported equipment used by dentists. In addition, the construction of an ultrasonic dental scaler helps the staff to improve their maintaining skills.

คำสำคัญ : ด้ามจับ กระบวนการเกิดสานมแม่เหล็กไฟฟ้า

Keywords : Hand piece , Magnetostriction

*ผู้เขียนรับรองงานนี้เป็นที่อยู่อิเล็กทรอนิกส์ golfjet@hotmail.com โทร. 086-511-7184


1.บทนำ

ปัจจุบันเทคโนโลยีด้านวิศวกรรมไฟฟ้าและด้านอิเล็กทรอนิกส์กำลัง (Power Electronics) มีบทบาทในการด้านอุตสาหกรรมต่างๆ อย่างมาก แต่การนำเทคโนโลยีมาใช้งานนั้นยังไม่สามารถใช้ประโยชน์ได้สูงสุดทั้งในระบบไฟฟ้าและการนำอุปกรณ์อิเล็กทรอนิกส์กำลังมาใช้งาน ดังนั้นจึงได้นำเสนอหัวข้อความ เครื่องขุดทินน้ำลายไฟฟ้า (Electrical Dental Scaler) ซึ่งทันตแพทย์มีความจำเป็นต้องใช้เครื่องมือดังกล่าวในการรักษาผู้ป่วย แต่เครื่องทันตกรรมมีราคาค่อนข้างสูง

คงจะเจิงเห็นความสำคัญในการออกแบบเครื่องหันตกรรม (Electrical Dental Scaler) โดยเน้น ที่ราคาประหยัดและมีประสิทธิภาพที่เทียบเท่ากับเครื่องที่นำเข้าจากต่างประเทศ จึงเป็นทางเลือกในการจัดสร้างหรือสั่งซื้อเพื่อลดต้นทุนของเครื่องมือแพทย์และเพิ่มความชำนาญในการซ่อมบำรุงรักษาเครื่องมือทางด้านทันตกรรมอีกด้วย

1.1 เฟสล็อกลูป

เฟสล็อกลูปเป็นระบบป้อนกลับที่บังคับให้วงจรออกแบบซิลเลเตอร์มีความถี่หรือเฟสเปลี่ยนแปลงไปตามความถี่หรือเฟสของสัญญาณอ้างอิงภายนอก เฟสล็อกลูปประกอบด้วยภาคสำคัญ 3 ภาค คือ ภาคเทียบเฟสหรือเฟสตีเกตเตอร์ (Phase detector) ภาคลูปฟิลเตอร์ (Loop Filter) และภาค VCO คู่รูปที่ 1 ในที่นี้สมมุติว่าเราต่อเอาต์พุตจากการ VCO



รูปที่ 1 แผนผังของเฟสล็อกลูป


สมมุติว่ามีสัญญาณความถี่อ้างอิงภายนอกเป็นสัญญาณรายคาบ (Periodic) เข้ามาที่อินพุต ภาคเทียบเฟสทำหน้าที่เปรียบเทียบกระแสระหว่างสัญญาณอ้างอิงกับสัญญาณจาก VCO เอาต์พุตที่ได้จากภาคเฟสตีเกตเตอร์จะเป็นที่มีแรงดันที่มีแอมป์ลิจูดเป็นสัดส่วนกับผลต่างในเฟสของสัญญาณทั้งสองที่ทำการเปรียบเทียบแรงดันผลต่างนี้ป้อนไปให้วงจรลูปฟิลเตอร์ซึ่งเป็นฟิลเตอร์ชนิดโลพาระงองเอ่าแต่เฉพาะความถี่ต่างๆ ที่ต้องการเพื่อส่งไปควบคุมการออสซิลเลตของ VCO ต่อไป

เมื่อลูปอยู่ในสภาพล็อก (Lock) ความถี่ของ VCO จะเท่ากับความถี่ของสัญญาณอินพุตพอดี อาจจะมีเฟสแตกต่างไป แต่ค่าเฟสที่แตกต่างนั้นจะมีค่าคงที่ (Constant Phase Difference) ในกรณีที่มีเฟสไม่ตรงกันภาคเฟสตีเกตเตอร์จะจ่ายแรงดันคลาดเคลื่อน(Error Voltage) ไปควบคุมการทำงานของ VCO เพื่อมีให้เฟสคลาดเคลื่อนจนกว่าจะเข้าสู่สภาพล็อกเอาต์พุตของ VCO จึงมีแอมป์ลิจูดค่าที่เสมอ แต่ความถี่จะเปลี่ยนแปลงตามความถี่ของสัญญาณอินพุต

ความสามารถนำเฟสล็อกลูปไปใช้สั่งเคราะห์ (หรือผลิต) ความถี่ที่มีความเที่ยงตรง และเสถียรภาพเทียบเท่าสัญญาณอ้างอิงได้ วงจรนี้เรียกว่าวงจรสั่งเคราะห์ความถี่ระบบสั่งเคราะห์ความถี่จะช่วยให้ความสามารถสั่งเคราะห์สัญญาณเอาต์พุต (จากVCO)ให้มีความถี่ตามต้องการได้หลายความถี่ โดยมีความเที่ยงตรงและเสถียรภาพสูงเทียบเท่าคริสตอลอสซิลเลเตอร์

1.2 การใช้เฟสล็อกลูปในการสังเคราะห์ความถี่

ไม่ว่าระบบสังเคราะห์ความถี่จะมีความซับซ้อนเพียงใด เมื่อพิจารณาลึกลงไปแล้วจะพบว่ามีเฟสล็อกลูปเป็นหัวใจในการสังเคราะห์ความถี่ รูปที่ 2 เป็นตัวอย่างของระบบสังเคราะห์ความถี่อย่างง่ายประกอบด้วย 5 ภาค คือภาค VCO เป็น oscillator กำเนิดสัญญาณเอาต์พุตของระบบสังเคราะห์ความถี่ภาคหาร N ทำหน้าที่การความถี่แบบตั้งโปรแกรมให้หารด้วยค่าตัวเลขตามต้องการได้ (Programmable Divider) ภาคกำหนดความถี่อ้างอิง คริสตอล ออสซิลเลเตอร์หรือสัญญาณอินพุตของภาคเทียบมาจาก 2 แหล่งคือ จาก VCO มีความถี่เท่ากับ F_O/N และสัญญาณอ้างอิงมีความถี่เท่ากับ F_R เอาต์พุตจากการเบรย์บเทียบ



รูปที่ 2 แผนผังของหน่วยสังเคราะห์ความถี่

ผลต่างระหว่างสัญญาณ F_O/N กับ F_R ซึ่งจะกรองเฉพาะความถี่ต่ำเท่านั้น เพื่อบังคับการออสซิลเลตของวงจร VCO ให้ทำการปรับแก้ความถี่ (หรือเฟส) ให้ตรงจนกว่าสัญญาณความถี่ของสัญญาณทั้งสองจะเท่ากัน

$$F_O = NF_R$$

กล่าวอีกนัยหนึ่งว่า เอาต์พุตจะมีความถี่เป็น N เท่าความถี่อ้างอิง สมมติว่า $F_R = 1 \text{ kHz}$ $N = 1000$ จะได้ $F_O = 1 \text{ MHz}$ ถ้า N เพิ่มขึ้นทีละ 1 เป็น 1.001, 1.002, 1.003..... ค่า F_O จะเพิ่มทีละ 1 kHz ไปเรื่อยๆ เป็น 1.001, 1.002, 1.003..... MHz ตามลำดับ

ขอให้สังเกตว่า เฟสล็อกลูปดังกล่าว สามารถผลิตความถี่ได้แต่เฉพาะในช่วงความถี่ที่วงจร VCO และวงจรหาร N สามารถทำงานได้เท่านั้น และตัวเลขในการหาร (คือ N) ย่อมเป็นตัวเลขจำนวนเต็มเสมอ

1.3 คุณสมบัติของวงจรสังเคราะห์ความถี่

นอกจากการสังเคราะห์ความถี่จะต้องมีคุณสมบัติเกี่ยวกับช่วงความถี่ (Frequency Range) ที่ต้องผลิตเรื่อยๆ ชั้นระหว่างชั้นแล้ว คุณสมบัติอื่นๆ ของวงจรสังเคราะห์ความถี่มีความสำคัญสำหรับเครื่องรับส่งวิทยุอีกด้วย ดังจะให้อธิบายต่อไปนี้

โดยปกติวงจรสังเคราะห์ความถี่สามารถดำเนินสัญญาณเพียงสัญญาณเดียว แต่เลือกความถี่ได้หลายค่า (ในช่วงความถี่ใช้งาน) และมีความละเอียดของความถี่ขึ้นอยู่กับเรื่อยๆ ชั้นในกรณีที่เราเปลี่ยนความถี่จากค่าหนึ่งไปยังอีก

ค่าหนึ่ง วงจรสังเคราะห์ความถี่จะเปลี่ยนตามได้เร็วทันที กล่าวอีกอย่างหนึ่งก็คือล็อกความถี่ได้ในเวลาอันรวดเร็ว นั่นคือ ช่วงเวลาล็อก (Lock – up Time) สั้น คุณสมบัติการล็อกความถี่ใหม่ได้รวดเร็วนั่น มีความจำเป็นอย่างยิ่ง สำหรับเครื่องรับส่งวิทยุ โดยเฉพาะในระหว่างการเปลี่ยนจากสภาวะส่ง(รับ) มาเป็นสภาวะรับ(ส่ง) หรือในการนีสแกน ความถี่

วงจรสังเคราะห์ความถี่ที่ต้องตั้งผลิตสัญญาณความถี่เดียว โดยปราศจากความถี่แปลกปลอมต่างๆ คุณสมบัตินี้ เรียกว่า ความบริสุทธิ์ของสเปกตรัม (Spectrum Purity) นั่นคือความถี่-armonik และสปีเรียสต่างๆ จะต้องถูกกำจัด ให้เหลือน้อยที่สุด นอกจากนี้อย่างสีในวงจรขอสซิลเลเตอร์จะทำให้วงจรสังเคราะห์ความถี่ไม่มีความถี่ไม่บริสุทธิ์ ไม่ใช่ เพียงความถี่เดียวในช่วงใกล้เคียงกับความถี่ที่ต้องการ น้อยสักตัวนึงเรียกว่า เฟสโนയ์ส (Phase Noise)

ความเที่ยงตรง(Accuracy) และเสถียรภาพ (Stability) ทางความถี่ของวงจรสังเคราะห์ความถี่ขึ้นอยู่กับ สัญญาณอ้างอิง โดยทั่วไปสัญญาณอ้างอิงมักจะเป็นวงจรขอสซิลเลเตอร์ชนิดใช้แรบบคัมภาร์ ฉะนั้นวงจรสังเคราะห์ ความถี่จะมีเสถียรภาพและความเที่ยงตรงทางความถี่เทียบเท่ากับคริสตอลขอสซิลเลเตอร์

1.4 วงจรต่างๆ ในเฟสล็อกลูป

วงจรที่สำคัญที่กำหนดความถี่เอาต์พุตคือ วงจร VCO โดยทั่วไปเป็นวงจรขอสซิลเลเตอร์ที่ใช้ราแรกเตอร์หรือ วาริแคปส่วนหนึ่งในวงจรจุน คุณสมบัติที่สำคัญของ VCO ที่ต้องคำนึงถึงคือเฟสโนยก ซึ่งเกิดจากนอยส์ในตัว วารีเคนเตอร์ ค่า Q เลื่อนไหลของวงจรจุน(Drift) และคุณสมบัตินิติคุณภาพและค่าสูงของวงจรจุน

วงจร VCO นิยมใช้ FET เนื่องจากมีนอยส์ต่ำและมีอินพุตอิมพีเดนซ์ค่าสูง แต่บางครั้งอาจใช้อีซี เช่น เบอร์ MC 1648 ซึ่งเป็นวงจรขอสซิลเลเตอร์แบบ ECL โดยจะให้อาต์พุตประมาณ 900 มิลลิโวลต์ฟีคทูฟีด ซึ่งเพียงพอ สำหรับเป็นโคลคอลขอสซิลเลเตอร์ แต่อย่างไรก็ได้คุณสมบัตินอยส์ยังสูงขอสซิลเลเตอร์ที่ใช้ FET ไม่ได้

สังเกตว่าความถี่ของวงจร VCO ถูกควบคุมด้วยแรงดันควบคุม ที่ป้อนมาในแอสตาริแคนป์ในวงจรจุน ถ้าแรงดัน ไฟแอดส์ที่ป้อนมาให้ค่าของวาริแคปเพิ่มขึ้นส่วนใหญ่ VCO จะมีความถี่สูง แต่ก็มีบางวงจรที่ทำให้ความถี่ VCO ลดลง แต่เป็นส่วนน้อย (เช่นในกรณีที่ใช้งานขยายอินเวอร์เตอร์มาขยายแรงดันควบคุมก่อน)

ภาคความถี่อ้างอิงนิยมใช้คริสตอลขอสซิลเลเตอร์ และมีวงจรหารความถี่ตายตัว ส่วนใหญ่เป็นไอซีแสดง ตัวอย่างวงจรขอสซิลเลเตอร์ ซึ่งใช้ร่วมความถี่ 2.56 MHz แล้วหารออกมาเป็น 10 kHz ทั้งวงจรขอสซิลเลเตอร์และวงจร หารความถี่จะอยู่ภายในตัวไอซี ทั้งหมดมีแต่เฉพาะ R และ C เท่านั้นที่ต่อภายนอกเป็นไอซีที่ใช้งานแบบเดียวกับความถี่ ขอสซิลเลเตอร์อ้างอิงนี้เป็นตัวกำหนดแรงดันไฟฟ้าและเสถียรภาพของความถี่อ้างอิงที่ต้องทำให้สามารถสังเคราะห์ความถี่ ที่มีเสถียรภาพดีด้วย


ภาคเทียบเฟสส่วนใหญ่จะเป็นแบบดิจิตอล ซึ่งเปรียบเทียบสัญญาณอ้างอิงกับสัญญาณที่ได้จาก VCO (หลังจากหาร N) เอาต์พุตที่ได้จากการเปรียบเทียบจะเป็นพัลส์ที่มีวัฏจักรหน้าที่ (Duty Cycle) เปลี่ยนแปลง ซึ่งแสดง ไอซีที่ทำหน้าที่เป็นวงจรตีเกตเทอร์เฟส วงจนนี้ประกอบด้วยเกต Exclusive OR , D – Flipflop ฯลฯ ปกติจะมี เอาต์พุตพิเศษแสดงสภาวะล็อกด้วย สภาวะล็อกในที่นี้หมายถึงสภาวะที่ความถี่หรือเฟสของสัญญาณจาก VCO (หาร N) กับสัญญาณอ้างอิงตรงกันพอดี ล็อกเอาต์พุตมีความสำคัญมาก เพราะจำเป็นต้องใช้หยุดการทำงานภาคเครื่องส่ง (ของเครื่องรับส่งวิทยุ) ในกรณีที่ความถี่ไม่ล็อก

วงจรเทียบเฟสนี้ความจริงแล้วจะเรียกว่าเทียบเฟสหรือความถี่ก็ได้ เนื่องจากเอาต์พุตของตีเกตเทอร์ ขึ้นอยู่กับผลต่างเฟสหรือค่าความถี่ของสัญญาณอินพุต 2 สัญญาณ ผลลัพธ์ที่ได้จากเฟสดีเกตเทอร์จะเป็นพัลส์ ซึ่งมีส่วนผสมของไฟ DC ปนอยู่ ส่วนที่เป็นไฟ DC นี้จะนำไปใช้ควบคุมความถี่ของ VCO จะห่างจากความถี่ที่ต้องการ เท่าใด ช่วงความถี่ที่วงจรเฟสล็อกลูปสามารถแก้ไขได้เรียกว่า Capture Range

ตัวอย่างวงจรเฟสดีเกตเทอร์ สังเกตว่ามีวงจรขยายอินเวอร์เตอร์อยู่ 1 ตัว ซึ่งเป็นวงจรขยายอเนกประสงค์ เพื่อประโยชน์ในการสลับขั้วแรงดันควบคุมของ VCO ให้อัตราการขยายมีความแรงขึ้นหรือใช้ในการควบคุมอื่นๆ

ลูปฟิลเตอร์ เป็นวงจรฟิลเตอร์ชนิดโลพาระมด้า ทำหน้าที่กรองเอาเฉพาะสัญญาณความถี่ต่ำควบคุม ความถี่ของ VCO โดยทั่วไปมักใช้ลูปฟิลเตอร์ประเภทพาสซีฟ (มีแต่ R กับ C หรืออาจใช้ฟิลเตอร์ชนิดแยกตีฟก็ได้) ลูปฟิลเตอร์นี้เป็นตัวกำหนดคุณสมบัติการเปลี่ยนแปลงความถี่ก่อนเข้าสู่สภาพล็อกที่เรียกว่าคุณสมบัติ ชั่วครู่ (Transient) ค่าเลือกอัตราการขยายลูป (Loop Gain) และค่าคงตัวเวลาของลูป (Loop Time Constant) ไม่เหมาะสมความถี่เฟสล็อกลูปจะไม่ล็อกและจะเปลี่ยนไปเปลี่ยนมา

ดังนั้น ค่าคงตัวเลขของลูปฟิลเตอร์จะต้องไม่มากเกินไป เพื่อว่าทุกครั้งที่เปลี่ยนความถี่เฟสล็อกลูป จะล็อกได้เร็ว โดยไม่มีการสะบัด (Overshoot) หรือใช้เวลาเบลี่ยนความถี่อย่างรวดเร็ว แต่ค่าคงตัวเวลาที่ไม่ควรจะน้อยเกินไปจนกระตุ้นความถี่สั่นหรือไม่นิ่ง (Jitter) ดังรูปที่ 3 ซึ่งแสดงการเปลี่ยนแปลงความถี่ของ VCO จะเห็นว่า เส้นทางการเปลี่ยนแปลงแรงตันมี 3 เส้นทาง เส้นทาง A เป็นเส้นทาง Critically Damped ใช้เวลาในการเปลี่ยนค่า สูงความถี่ใหม่น้อยที่สุด เส้นทาง B เรียกว่าเส้นทาง Under damped มีการสะบัด (หรืออสซิลเลต) เนื่องจาก โอเวอร์ชูต เส้นทาง C เป็นเส้นทาง Over damped ไม่มีโอเวอร์ชูตแต่เวลาที่ใช้ในการเข้าสู่ความถี่ใหม่จะช้า



รูปที่ 3 คุณลักษณะของ Dynamic Character

ดังนั้นเส้นทาง A เป็นเส้นทางที่ดีที่สุดในการออกแบบค่าคงตัวเลขของวงจรรูปฟิลเตอร์ เพราะใช้เวลาเปลี่ยนแปลงความถี่เร็วและไม่โอเวอร์ชูต

วงจรอาร์ N นี้เป็นตัวรับคำสั่งเกี่ยวกับความถี่ไปควบคุม VCO เพื่อให้เกิดสัญญาณตามที่ต้องการตัว N จะเป็น ตัวที่กำหนดย่านความถี่ แสดงวงจรหาระนิดใช้อีซี ตรรกะ TTL เป็นวงจรอาร์ N สำเร็จรูปในไอซีตัวเดียว สังเกตว่า ลักษณะการป้อนข้อมูล N ให้กับวงจรอาร์ N เป็นแบบขนาน (Parallel) กล่าวคือข้อมูลแต่ละบิตจะป้อนเข้าพร้อมๆ กัน

วงจรอาร์ N บางชนิดใช้วิธีป้อนข้อมูล N เป็นแบบอนุกรม (Serial) วงจรประเภทนี้มีความซับซ้อน เพราะต้องมี สัญญาณนาฬิกา (Clock) มีวงจรแล็ตช์ (Latch) ฯลฯ ในการบันทุกข้อมูลวงจรอาร์ N ประเภทนี้จะควบคุมการทำงาน ด้วยไมโครคอมพิวเตอร์

ปัญหาสำคัญของชนิดใช้เซอร์วิโค่ร์ก็คือ วงจรอาร์ N (หรือวงจรอาร์ที่ตั้งโปรแกรมได้) ไม่สามารถทำงาน ที่ความถี่สูงกว่า 25 เมกะเอิร์ตซ์ได้ ฉะนั้นเราจึงต้องทางการลดตอนความถี่ที่ป้อนแก่วงจรอาร์ N ลง เพื่อให้วงจรอาร์จิก ของวงจรอาร์ N ทำงานได้เร็วต่างๆ ที่นิยมใช้ได้แก่ ใช้ความถี่จากอสซิลเลเตอร์พิเศษ (บางครั้งเรียกอสซิลเลเตอร์ PLL) มามิกซ์กับ VCO ให้ความถี่ลดลงก่อนที่จะป้อนให้แก่วงจรอาร์ อีกครึ่งหนึ่งก็คือใช้วิธีพิรีสสเกลแบบสองโมดูลล์สหาร ล่วงหน้าโดยใช้ตัวหาร 2 ค่า

1.5 วงจรกรองสัญญาณความถี่แบบพาสซีฟ (Passive Filter)

วงจรกรองสัญญาณความถี่หรือฟิลเตอร์ (Filter) คือวงจรไฟฟ้าที่ยอมให้สัญญาณไฟฟ้าที่ความถี่ใดๆ ความถี่ หนึ่งหรือช่วงความถี่ใดๆ ความถี่หนึ่งเท่านั้นผ่านไปได้ ส่วนความถี่อื่นหรือช่วงความถี่อื่นๆ นอกเหนือจากที่กำหนดจะถูก ลดตอนไปซึ่งจะเป็นช่วงความถี่ใดนั้นขึ้นอยู่กับการออกแบบวงจร


วงจรกรองสัญญาณความถี่ประเภทพาสซีฟ หรือพาสซีฟฟิลเตอร์(Passive Filter) คือวงจรที่ประกอบขึ้นด้วย อุปกรณ์แบบพาสซีฟ ซึ่งหมายถึงอุปกรณ์ที่สามารถทำงานได้โดยไม่ต้องมีการกระแสตุนด้วยศักดิ์ไฟฟ้าเพื่อให้ทำงาน เสียก่อน หรือที่เรียกว่าไบอัส (Bias) ซึ่งได้แก่คุปกรณ์ประเภทตัวต้านทาน ตัวเก็บประจุ และชุดลวดเห็นี่ยานำ ส่วน อุปกรณ์ประเภทแอคทีฟ ซึ่งจะขอเกริ่นไว้ทีหลังก่อนก็ เช่น ทรานซิสเตอร์ ไอซี หรืออินทิเกรตเตอเร็ติกิต (Integrated Circuit) เป็นต้น

วงจรกรองสัญญาณความถี่แบบได้เป็นหลายประเภท ดังนี้คือ


1. วงจรกรองสัญญาณความถี่ต่ำ (LPF: Low Pass Filter)
2. วงจรกรองสัญญาณความถี่สูง (HPF: High Pass Filter)
3. วงจรกรองสัญญาณช่วงความถี่ (BPF: Band Pass Filter)
4. วงจรลดทอนสัญญาณช่วงความถี่ (BRF: Band Reject Filter)

วงจรกรองสัญญาณความถี่ต่ำ

หมายถึง วงจรที่จะยอมให้สัญญาณความถี่ตั้งแต่ 0 Hz ถึงความถี่ที่กำหนดผ่านไปได้ส่วนความถี่ตั้งแต่ที่กำหนด ความถี่สูงขึ้นไปเรื่อยๆ จะลดทอนไปตามลำดับลักษณะของวงจรเมื่อตั้งแต่อันดับหนึ่งขึ้นไป ซึ่งจะมีลักษณะการต่อวงจร ดังรูปที่ 4



รูปที่ 4 วงจรอันดับ



รูปที่ 4 วงจรกรองสัญญาณความถี่ต่ำอันดับต่างๆ และกราฟแสดงอัตราขยายแรงดันเชิงความถี่


การแสดงคุณสมบัติหรือขอบเขตการทำงานของวงจรกรองสัญญาณความถี่ชนิดต่างๆ แสดงได้โดยการเขียน เป็นกราฟระหว่างอัตราขยายศักดิ์ (Voltage Gain) เป็นหน่วยเดซิเบล (dB) กับความถี่ของสัญญาณ ซึ่งเรียกว่า “ผลตอบสนองอัตราขยายเชิงความถี่” (Frequency Response) คุณวิทยาศาสตร์แสดงผลตอบสนองอัตราขยายแรงดันเชิงความถี่ได้ดังรูปที่ 4

ในทางทฤษฎีวิวงจรกรองสัญญาณความถี่ต่ำจะยอมให้สัญญาณไดๆ ที่มีความถี่ตั้งแต่ 0 Hz จนถึงความถี่ที่กำหนดเรียกว่า ความถี่คัทอฟ หรือความถี่ขอบเขต (Cutoff Frequency) และความถี่หกมุม (Corner Frequency) ผ่านไปได้โดยไม่มีการลดทอน (หมายถึงแรงดันของสัญญาณออกมีค่ามากที่สุดจนเกือบท่าสัญญาณเข้า) และถ้าความถี่สัญญาณเข้ามีค่าเกินความถี่ขอบเขต สัญญาณออกควรจะมีค่าเป็นศูนย์ตลอด แต่ในทางปฏิบัติแล้วไม่สามารถทำเช่นนั้นได้ เนื่องจากการตอบสนองสัญญาณที่ความถี่ต่างๆ ของอุปกรณ์ประเภทพาราซิฟจะเป็นแบบค่อยเป็นค่อยไปเปลี่ยนแปลงทันทีทันใด ดังนั้นผลที่ได้จะเป็นดังรูปที่ 4 คือเมื่อสัญญาณมีความถี่สูงขึ้นจะจะลดสัญญาณลงไปเรื่อยๆ จนกระทั่งลดลงในอัตราคงที่ค่าหนึ่ง

เนื่องจากการลดทอนสัญญาณจะเป็นไปเรื่อยๆ ดังนั้นในทางปฏิบัติจึงมีการกำหนดขนาดของสัญญาณที่สามารถนำไปใช้งานได้เป็นมาตรฐานคือ สัญญาณที่สามารถนำไปใช้งานได้ คือสัญญาณที่ผ่านการกรองมาแล้วมีค่าแรงดันเป็น $\frac{1}{\sqrt{2}}$ เท่าของแรงดันสูงสุด หรืออาจกล่าวได้ว่าที่ความถี่นั้นอัตราขยายจะเป็น $\frac{1}{\sqrt{2}}$ เท่าของอัตราขยายสูงสุดซึ่งเป็นการคำนวณจากกำลังขยายเป็นเดซิเบลได้ว่า กำลังขยายของสัญญาณความถี่ขั้นนั้นเป็นครึ่งหนึ่งของกำลังขยายสูงสุด แต่ถ้าเป็นอัตราขยายแรงดันหน่วยเดซิเบลจะได้ว่าอัตราขยายที่ความถี่ขั้นนั้นมีค่าต่ำกว่าอัตราขยายที่ความถี่ขอบเขตในหน่วยต่างๆ

2. วิธีการทดลอง

จะจرفเลสล็อกลูป ประกอบด้วย VCO และเฟสเปรียบเทียบ 2 เฟส กับส่วนขยายสัญญาณอินพุต และส่วนเปรียบเทียบอินพุต ของ IC 4046 B




รูปที่ 5 วงจรภายในไอซี 4046

ที่มา : Data Sheet IC 404

2.1 ความถี่ควบคุมด้วยแรงดัน (Voltage Control Oscillator)

VCO ต้องการค่าปาราเซเตอร์ (C1) ต่อภายนอกหนึ่งตัว และ R ต่อภายนอก 1 หรือ 2 ตัว (R1 หรือ R1 และ R2) R1 และ C1 จะเป็นตัวกำหนดด้วยความถี่ของ VCO R2 ช่วยให้ VCO มีความถี่ off-set การที่ VCO มีความต้านทานอินพุตสูงทำให้เจ้ายต่อการออกแบบ low-pass filter ง่ายต่อการเลือกค่าของ R1 และ C1 ในคำสั่งไม่มีโหลด low-pass filter แหล่งกำเนิดเอาต์พุตของ VCO จะจ่ายแรงดันเอาต์พุตให้ที่ขา 10 (SF OUT) ถ้าหากนี้ถูกใช้โหลด R (RSF) จะต่อจากขา VSS ถ้าไม่ใช้ขา VSS จะเปิดไว้ VCO เอาต์พุต (ขา 4) สามารถใช้ได้ทั้งต่อโดยตรงไปยังขา COMP IN (ขา 3) หรือโดยการจำแนกความถี่ ระดับต่ำที่ขา INH IN (ขา 5) ช่วยให้ VCO และแหล่งจ่ายในช่วงเวลาที่ความถี่มีระดับสูงจะ off ทั้งคู่ เพื่อลดขนาดความถี่จนมีค่าที่ต้องการใช้



รูปที่ 6 กราฟแสดงการเลือกค่าของ R_1 และ C_1 เพื่อกำหนดย่านความถี่ใช้งานที่ 25 kHz


ที่มา : Data Sheet IC 4046

3. ผลการทดลองและวิจารณ์ผล

จากเฟสเปรียบสัญญาณอินพุตขา 4(VCO Output) สามารถต่อได้โดยตรงแต่เมื่อสัญญาณที่แก่งร่างระหว่างระดับลอจิกอินพุตมาตรฐานในตระกูล HE4000B ในการนี้ที่มีการแก่งร่างแล้วก็น้อย สัญญาณจะเป็นประจุต่อเพื่อขยาย Self-Bias ที่สัญญาณอินพุต


เฟสเปรียบที่ยังจะเป็น Exclusive-OR Network สัญญาณและความถี่อินพุตเปรียบที่ยังจะมีค่า $50\% - \text{Lock-Range}$ สูงสุด แรงตันเอาต์พุตเฉลี่ยของเฟสเปรียบที่ยังทำกัน $\frac{1}{2} V_{DD}$ เมื่อไม่มีสัญญาณรบกวนที่สัญญาณอินพุต แรงตันอินพุตเฉลี่ยสู่ VCO จะจ่ายโดย LOW-PASS Filter ต่อไปยังเอาต์พุตของเฟส Comparator ขา 1 ด้วยเหตุนี้ค่าของ VCO จะมีการแก่งร่างที่ศูนย์กลางความถี่(f_0) ความถี่ capture Range ($2f_c$) อธิบายได้ตามที่ย่านความถี่ของสัญญาณอินพุต ซึ่ง PLL จะล็อก ความถี่ Look – Range ($2f_L$) อธิบายได้ตามที่ย่านความถี่ของสัญญาณอินพุต

Capture range จะมีขนาดเล็ก (หรือย่าน) ที่แคบกว่า หรือเท่ากับ lock range เฟส Comparator ขา 1 ย่านของความถี่ซึ่งสูงกว่า PLL สามารถล็อกได้ค่าเฟส Comparator ขา 1 ทำให้ระบบ PLL จะคงสภาพล็อกเมื่อผลรวมของสัญญาณรบกวนในสัญญาณอินพุตมีค่าสูง พฤติกรรมแบบนี้ของเฟสเปรียบที่ยังอาจล็อกค่าความถี่อินพุตนั้น เป็นการปิดกั้นขาโมโนิกของความถี่ศูนย์กลาง VCO มุ่งของเฟสระหว่างสัญญาณและอินพุตเปรียบที่ยังต่างๆจะอยู่ระหว่าง 0 องศา และ 180 องศา และเป็น 90 องศาที่ ศูนย์กลางความถี่



รูปที่ 7 แสดงรูปแบบการตอบสนองของ เฟส to เอาต์พุต

ที่มา : Data Sheet IC 4046




รูปที่ 8 แสดงลักษณะรูปคลื่นที่เฟสคอมพาร่าเตอร์ 1

ที่มา : Data Sheet IC 4046

เฟสเปรียบเทียบ (Comparator) ขา 2 เป็นเครือข่ายหน่วยความจำดิจิตอล edge-controlled. ประกอบด้วย Flip-flop 4 ตัว ความคุณ gating และ วงจร Output 3-State ประกอบด้วย ไดร์ฟ แบบ P และ N มีโนดเอาต์พุตเมื่อ ไดร์ฟ แบบ P เปิด จะถึงเอาต์พุตขึ้นถึงค่าของ VDD หรือลดลงถึงค่าของ VSS ตามลำดับ เฟสเปรียบเทียบแบบนี้ จะมีลักษณะเดียวกัน คือ ขอบขั้น ของสัญญาณที่ขา Sign_{in} และ Comp_{in} เพราะฉะนั้น Factor ของสัญญาณนี้ไม่มี ความสำคัญ ถ้าสัญญาณความถี่อินพุตมีขนาดใหญ่กว่าความถี่อินพุตเปรียบเทียบ ไดร์ฟเอาต์พุต p คงสภาวะ ON ใช้ ช่วงเวลาหนึ่ง และไดร์ฟทั้งแบบ n และ p จะ off (3-State) ในช่วงเวลาเหลืออยู่ ถ้าสัญญาณอินพุตและความถี่อินพุต เปรียบเทียบท่ากัน แต่สัญญาณอินพุตล้าหลังอินพุตเปรียบเทียบในเฟส, เวลาที่ไดร์ฟเอาต์พุตแบบ n อยู่ในสภาวะ ON. สอดคล้องกับความแตกต่างของเฟส, ถ้าอินพุตเปรียบล้าหลังสัญญาณอินพุตในเฟส, สำหรับเวลาที่ไดร์ฟเอาต์พุตแบบ p อยู่ในสภาวะ ON สอดคล้องกับความแตกต่างของเฟส. ซึ่งต่อมาแรงดันที่ค่าปานิชิเตอร์ ของ Low-pass filter ต่อกับเฟส เปรียบเทียบ จะปรับค่าสัญญาณและอินพุตเปรียบเทียบจนกระทั่งสองเฟสและความถี่ที่จุดเสถียร, ไดร์ฟทั้งแบบ p และ n ยังคง OFF และตัวขยายเหตุนี้ เฟสเอาต์พุตเปรียบเทียบได้เปิดวงจรและให้เร่งตันที่ค่าปานิชิเตอร์ของ low-pass filter คงที่

ยิ่งกว่านั้นสัญญาณที่เฟสเปรียบเทียบพัลซ์เอาต์พุต(PCP out) ระดับสูงสามารถใช้แสดงให้รู้สภาวะในการล็อก ด้วยเหตุนี้สำหรับเฟสเปรียบเทียบขา 2 ไม่มีเฟสแตกต่างระหว่างสัญญาณและอินพุตเปรียบเทียบสูงกว่าย่านความถี่ VCO จะปรับความถี่ของมันให้ต่ำสำหรับเฟสเปรียบเทียบ ขา



รูปที่ 9 แสดงลักษณะรูปคลื่นที่เฟสคอมพาร่าเตอร์ 2

ที่มา : Data Sheet IC 4046

4. สรุป

จากการศึกษาเครื่องชุดทินน้ำลายไฟฟ้าที่จำเป็นต้องใช้งานผลิตความถี่สัญญาณ 25 kHz ที่อยู่ในย่านความถี่ (Ultrasonic Scaler) ตามทฤษฎีที่เกี่ยวข้องของเฟสล็อกกลูปเพื่อสร้างความถี่นั้นให้อยู่ในเกณฑ์การตอบสนองของแผ่นโลหะแมกนีโถสทริกทีฟ สเต็ต ของปลายหัวชุด (P10) จึงนำเอา IC ชิ้น 4046B ที่ เป็นทั่วไปในการผลิตความถี่ 25 kHz ซึ่งในย่านความถี่ (Ultrasonic Scaler) มาใช้งาน ในการผลิตความถี่ 25 kHz นั้น จะต้องอาศัยหลักการของ วงจร (Phase-Locked Loop : PLL) ที่มีคุณสมบัติอยู่ภายใน IC ตัวนี้ และสามารถทำการล็อกความถี่ โดยการทำการ เปรียบเทียบค่าความต่างเฟส ระหว่างสัญญาณ Input กับสัญญาณ (Voltage Controlled Oscillator : VCOout)

ที่เป็นความถี่อ้างอิงภายในตัวไอซีบอร์ด 4046B วงจร (VCOout) จะทำหน้าที่สร้างความถี่อ้างอิงออกมาโดยการกำหนดค่าของความต้านทาน (R1 , R2) และค่าค่าปานาชิสเตอร์ (C1) ที่ได้จาก Data Sheet

เพื่อจ่ายต้องการสร้างวงจรและกระบวนการ (Magnetostriction) ในตัวตัวมีจับ (Hand piece) ที่ส่งผลต่อการตอบสนองการเคลื่อนที่ของแม่เหล็กไฟฟ้าและแม่เหล็กที่พิเศษ แล้วตัวตัวมีจับ (P10) หรือปลายหัวขูดอื่นๆ เช่น (P9),(EWP-10 R&L),(P11 R&L),(P12) และ (EWP 12 R&L) ที่ตอบสนองความถี่ 25 kHz เช่นกัน

5. กิตติกรรมประกาศ

บทความนี้นำสำเร็จลุล่วงไปด้วยดีเนื่องจากได้รับคำแนะนำในเรื่องของข้อมูลคำปรึกษาและสถานที่ปฏิบัติงานโดยคุณสันติ ทองชัย ซึ่งเป็นหัวหน้าหน่วยซ่อมบำรุง และพนักงานในหน่วยซ่อมบำรุง คณะทันตแพทยศาสตร์ มหาวิทยาลัยมหิดลทุกท่านที่ให้คำปรึกษาแนะนำข้อมูลและเทคนิคหลักการทำงานที่เป็นประโยชน์เกี่ยวกับการศึกษา เกี่ยวกับเครื่องขูดหินน้ำลายไฟฟ้า คณะผู้จัดทำรู้สึกซาบซึ้งเป็นอย่างยิ่ง และขอกราบขอบพระคุณเป็นอย่างสูง

คุณค่าและประโยชน์นี้ได้ อันเป็นมีต่อทุกความนี้ คณะผู้จัดทำขอขอบคุณแด่บิดา-มารดา ครู-อาจารย์ ผู้ประสาทวิชาความรู้ และผู้ให้ความช่วยเหลืออนุเคราะห์แก่คณะผู้จัดทำทั่วทั่วทุกท่าน

6. เอกสารอ้างอิง

- พันธุ์ศักดิ์ พุฒimanitpong. 2535. ทฤษฎีเครื่องรับวิทยุ. กรุงเทพฯ : เจริญธรรม.
- พันธุ์ศักดิ์ พุฒimanitpong. 2542. วงจรพัลส์และสวิตชิ่ง. กรุงเทพฯ : ชีเอ็ดดี้เคชั่น.,
- สุชาติ กังวารจิตต์. 2541. หลักการทำงานเครื่องรับส่งวิทยุและระบบวิทยุสื่อสาร. กรุงเทพฯ : ชีเอ็ดดี้เคชั่น.
- Dentsply/Equipment Division. 1993. Dentsply Bobcat Ultrasonic Scaler. New York : Dentsply International, Inc..

Peter F. Fedi, Jr. Arthur R. Vernino. 1985. **The Periodontic syllabus.** 3rd ed. America : A Lea & Febiger book.